|
|
#1 (permalink) |
|
BOINC Maniac
Beiträge: 558
Für Beiträge bedankt: 28 67 Danke für 14 Themen ![]() ![]() |
Hi!
Als technisch eher unbedarftem BOINCer, der sich gerade mit der Nachrüst-Frage befasst, fiel mir auf, daß sich bei der Taktfrequenz der CPUs in den letzten Jahren irgendwie nicht allzuviel getan hat. Sicher, die Multicore-Technik vervielfacht die Leistung der Prozessoren und die Taktfrequenz ist nicht das einzige Leistungsmerkmal, aber ich frage mich trotzdem, warum nach den Jahren, in denen sich die Hersteller mit immer höheren Taktraten zu übertreffen versuchten, in diesem Bereich jetzt mehr oder weniger Stillstand herrscht. ![]() Ich meine, Prozessoren mit über 3 GHz Taktfrequenz gibt es schon seit einigen Jahren, und auch heute laufen sie mit etwa dieser Rate. Klar, der Proz, den ich mir ausgeguckt habe, läuft, wenn ich die Kerne einfach addiere, mit 16,8 GHz, aber trotzdem, der einzelne Kern läuft mit 2,8 GHz. ![]() Irgendwas jenseits der 4 GHz hab ich, jedenfalls im für mich bezahlbaren Bereich, nicht gesehen. Gibt es also irgendwo bei 4 GHz eine Grenze, die sich nur auf Kosten anderer wichtiger Parameter überschreiten lässt? Oder ist es einfacher, immer mehr Kerne auf einen Chip zu packen? Vor ein paar Jahren dachte ich mal, wir würden heute mit 10-, 20- oder 30-GHz-CPUs rechnen... ![]() ![]() Gruß lost ![]() ![]()
|
|
|
|
| Folgender Benutzer sagt Danke zu lost68er für den nützlichen Beitrag: |
Dude (09.09.2010)
|
|
|
#2 (permalink) | |
|
Senior Member
Lieblingsprojekt: SIMAP, Docking, ABC, QCN u.a.
Ort: in der Wetterau
Beiträge: 469
Für Beiträge bedankt: 30 18 Danke für 4 Themen ![]() |
Zitat:
Du musst also gar nicht viel Geld für einen 4 GHz Prozessor ausgeben, weil schon ein einziger mit 2 GHz getakteter Kern heute das Vielfache der Leistung der ersten mit 3 GHz getakteten CPUs bringt und Du schon im Einstiegssegment mindest zwei solcher Kerne bekommst. Wie jeder Overclocker weiß ist das reine Hochtreiben des Taktes bei gegebener CPU Architektur auch ziemlich diffizil und mit teilweise hohem Energieverbrauch (-> Abwärme) verbunden. Intel hat das mit dem Pentium 4 halbwegs erfolgreich bewiesen und AMD scheiterte lange daran mit K7 und K8 die 2 GHz überhaupt signifikant zu überschreiten. Insofern beschreiten die Hersteller hier wohl nicht nur den intelligenteren sondern vielleicht auch den technisch einfacher umsetzbaren Weg, mag sein. Das Gesetz von Moore besagte ja, dass die Komplexität der integrierten Schaltkreise zunimmt und nicht die Taktung. Und je komplexer, desto mehr der o.a. Funktionen kann man unterbringen, denn die Packungsgröße der CPUs (zumindest der gesockelten) hat sich seit dem klassischen Pentium vor 15 Jahren kaum verändert, wenngleich auch der eigentliche CPU-Kern arg geschrumpft ist. Also nicht traurig sein, dass der Takt nicht mehr so stark steigt. Was nützt ein Auto mit 50 Liter Verbrauch auf 100 km, dass nur 50 PS leistet?
|
|
|
|
|
|
|
#3 (permalink) |
|
Gold Member
Lieblingsprojekt: SIMAP und SETI@home
Ort: Henschtal
Beiträge: 1.360
Für Beiträge bedankt: 123 56 Danke für 5 Themen ![]() |
Ausserdem sollte auch bedacht werden, dass gerade die Multikern-Prozessoren dafür verantwortlich sind, dass die Taktraten im Prinzip nicht mehr steigen. Mit zwei oder mehr Kernen auf dem Prozessor gibt es eine deutlich höhere Wärmeentwicklung als bei einem Single-Core, deswegen kann man die Prozessoren nicht so hoch takten wie ein Single-Core. Single-Core-Prozessoren sind heute aber zumindest im Desktop-Bereich im Prinzip schon zu Nieschenprodukten degradiert, deswegen lohnt es nicht mehr hier die ganz große Entwicklung zu fahren und die Taktraten in die von dir genannten Höhen zu treiben.
__________________
Gruß Torsten |
|
|
|
|
|
#5 (permalink) | |
|
Gold Member
Lieblingsprojekt: Milkyway
Ort: Aachen
Beiträge: 1.546
Für Beiträge bedankt: 12 52 Danke für 7 Themen ![]() ![]() ![]() |
Man läuft hier sehr wohl in fundamentale Limits. Das heißt nicht, dass man den Takt nicht auch höher treibern könnte - aber es wird dann sehr schnell sehr viel schwerer. Vor ein paar Jahren hatte Intel noch ernsthaft damit gerechnet, mit dem "Tejas" als Enkel des P4 inzwischen bei 10 GHz zu sein.
Prinzipiell ist es so: damit im Chip irgendwas passiert, müssen Elektronen fließen. Die sind zwar schnell, aber nicht beliebig. Schon um nen einzelnen Transistor schalten zu lassen, ist mit Silizium bei mehreren 10 GHz Schluß. Andere Materialien kommen auf mehrere 100 GHz, sind für die Prozessorherstellung aber zu teuer ("sie sind und bleiben das Material der Zukunft"). Um eine nützliche Schaltung aufzubauen, reicht ein Transistor meist nicht. Es müssen viele hintereinandergeschaltet und verknüpft werden. Die Schaltgeschwindigkeit (plus Laufzeit der Signale in den Leiterbahnen) setzt einem hier Limits, wie viele Transistoren in einem Takt schalten können. Ist die Funktionseinheit aber komplexer (z.B. ein 64-bit Multiplizierer, sowas ist verhältnismäßig riesengroß), müssen Zwischenstufen eingebaut werden. Diese Anordnung nennt man dann (für den ganzen Chip) Pipeline. Am Ende jeder dieser Stufe muss pünktlich vor dem nächsten Takt das Ergebnis feststehen, d.h. das Signal angekommen sein. Sonst wird im nächsten Takt mit einem falschen Wert weitergerechnet. Dieses feststellen, speichern und weiterleiten des Signals kostet wiedrum Transistoren und Strom. Das heißt also, ich kann meine Transistoren nie beliebig schnell machen. Möchte ich trotzdem höher takten, muss ich die Pipeline verlängern und werde dadurch weniger energieeffizient. Der P4 hatte übrigens eine nach damaligen Maßstäben sehr lange Pipeline und hat deshalb vergleichsweise viel Strom gefressen, dafür aber weniger pro Takt berechnet (da die Aufteilung der Arbeit in Pipelinestufen nie perfekt funktioniert). Den Takt über des Chipdesign weiter hochzutreiben hat sich also als nicht sehr erfolgreich erwiesen (P4). Weiterhin sind der Schaltgeschwindigkeit physikalische Grenze gesetzt - an denen arbeitet man aber schon immer und auch weiterhin. Die nächste Möglichkeit, schneller zu werden, ist es, den Chip "fetter" zu machen. D.h. mehr Arbeit pro Takt zu verrichten. Hat man aber erstmal ein halbwegs effizientes Design, dann wird es daraufhin immer schwerer, es noch deutlich weiter zu verbessern. Für einen massiven Mehreinsatz an Transistoren wird man dann vielleicht nur noch wenige % pro Takt schneller. Baut aber einen deutlich teureren Chip und muss die Mehrleistung i.d.R. mit einem höheren Stromverbrauch bezahlen. Dieser Weg schien zu Zeiten des P2 und P3 weitestgehend zu Ende gegangen, weswegen Intel sich der rohen Taktsteigerung zuwendete. Heutzutage sind unsere Transistoren physikalisch nicht viel schneller geworden, aber sie sind kleiner geworden - d.h. sie können viel großzügiger eingesetzt werden. Das hat zu den Multikern-CPUs geführt. Man erhält im besten Fall die mehrfache Geschwindigkeit, vermeidet aber teure und langwierige grundlegende Änderungen am eigentlichen CPU-Kern. Irgendwann hat Intel jedoch erkannt, dass (a) Der Weg des P4 in eine Sackgasse führt, da ab ungefähr 150W die Kühlung nicht mehr praktikabel zu handhaben ist und Strom teurer geworden ist (b) Multikern-CPUs zwangsläufig ebenfalls in das Limit der Leistungsaufnahme laufen Also haben sie ihren eigentlich schon recht effizienten Kern umgebaut, Transistoren großzügiger eingesetzt aber mit harten Limits für den Stromverbrauch. Nur wenn eine Funktion die Geschwindigkeit um mindestens 2% verbesserte für 1% höheren Stromverbrauch, wurde sie in den Nehalem eingebaut (Core i7/5/3). Beim Core 2 war man schon ähnlich vorgegangen und konnte dadurch mit dem originalen Conroe mit 4 MB L2 und FSB 266 MHz ca. die doppelte Geschwindigkeit pro Takt erreichen als der P4. Dabei waren nichtmal dramatisch mehr Transistoren nötig und es wurde wesentlich weniger Strom verbraucht. Der Nehalem legte dann noch eine Schippe drauf und auch Sandy Bridge (Ende des Jahres / Anfang nächsten Jahres) wird noch mal grob 15 - 25% schneller pro Takt werden. Dazu etwas höhere Takte bei etwas weniger Stromverbrauch. Grundlegend wird das Design dabei nicht für deutlich höhere Takte ausgelegt sein. Übertaktet sollten 4 GHz damit kein Problem sein, mit flüssigem Stickstoff sicher auch wieder die 6 GHz wie schon seit ein paar Jahren. Und zusammenfassend kann man sicher sagen: würde Intel den Sandy Bridge so auslegen, dass er deutlich höhere Takte erreichen würde, dann würden sie dafür mit deutlich höherem Stromverbrauch auch bei niedrigen Takten bezahlen müssen. Ein 5 GHz Vierkerner würde trotz der sehr effizienten Architektur dann sicherlich nicht unter 200 - 250W zu machen sein. Und das trägt und verträgt der Markt nicht, abgesehen davon dass es langsamer als 2 Sandy Bridge Quads mit 100 - 130 W und 3.5 GHz wäre. Zitat:
Wie du meinem Beitrag vielleicht entnehmen konntest: es ist keine dumme Frage, da steckt verdammt viel dahinter ![]() MrS
__________________
ExtraTerrestrial Apes - Scanning for our furry friends since Jan 2002 |
|
|
|
|
|
|
#6 (permalink) | |||
|
Senior Member
Lieblingsprojekt: SIMAP, Docking, ABC, QCN u.a.
Ort: in der Wetterau
Beiträge: 469
Für Beiträge bedankt: 30 18 Danke für 4 Themen ![]() |
Zitat:
Zitat:
Erinnere mich auch noch an diverse ulkige Konstruktionen im Slot-Package, schon länger her... zwei Coppermine PIII 1GHz für Slot 1 hab' ich hier noch. ![]() Zitat:
|
|||
|
|
|
|
|
#7 (permalink) |
|
Gold Member
Lieblingsprojekt: Milkyway
Ort: Aachen
Beiträge: 1.546
Für Beiträge bedankt: 12 52 Danke für 7 Themen ![]() ![]() ![]() |
OK, so stimt's natürlich: würde man einen P1 in heutiger Technik fertigen, wäre der winzig. Das ist dann auch die "treibende Kraft" für Moore's Gesetz.. welches ursprünglich einfach eine empirische Beobachtung war, dann jedoch zum selbsterklärten Ziel wurde.
2 Chips in einer Packung machen letzteres teurer, allerdings erhält man eine bessere Ausbeute und erhöhte Flexibilität bei den Chips selbst, d.h. die sind wiedrum billiger als 1 großer Chip. Das und die Möglichkeit der schnellen Umsetzung brachten Intel dazu, es so zu machen. AMDs "erster nativer Quad" war sicherlich eleganter und hat dadurch ein paar % Geschwindigkeit gewonnen, war aber sicherlich die teurere Lösung (was AMD gern verschwiegen hat). Schöne Diskussion! MrS
__________________
ExtraTerrestrial Apes - Scanning for our furry friends since Jan 2002 |
|
|
|
|
|
#10 (permalink) | |
|
SPEG-Mitglied
Lieblingsprojekt: was grad ansteht
Ort: Regensburg
Beiträge: 419
Für Beiträge bedankt: 102 4 Danke für 3 Themen ![]() |
Zitat:
An der Uni Regensburg wird an Kohlefasern geforscht, die ein sehr "komisches" Verhalten zeigen: Werden die Fasern wie ein Kondensator angeordnet, wird ein Stromstoß induziert, sobald auch nur EIN Elektron in einer bestimmte Richtung vorbeifliegt. Fliegt das Elektron andersrum vorbei, wird kein Strom induziert. Die Hoffnung der Physiker ist, das Phänomen erklären und Marktreif machen zu können. Somit würden CPUs sehr viel weniger Strom verbrauchen, da nur 1 Elektron pro Schaltvorgang benötigt würde und auch nur, wenn geschaltet werden muss. Außerdem würde die Zugriffszeit noch einmal enorm gesenkt werden. Das Thema wird also spannend bleiben! PS: Falls ich hier etwas falsch oder verwirrend wiedergegeben habe, tuts mir Leid. Das wurde mir auf 30 Minuten während einer Führung durch die Physik-Fakultät erklärt... (Quellen hab ich nicht gefunden, aber es geht in diese Richtung.) Geändert von GER_Moki (09.09.2010 um 22:03 Uhr) |
|
|
|
|
|
|
#11 (permalink) |
|
Gold Member
Lieblingsprojekt: Milkyway
Ort: Aachen
Beiträge: 1.546
Für Beiträge bedankt: 12 52 Danke für 7 Themen ![]() ![]() ![]() |
Kohlefaser -> Kohlenstoff-Nanoröhrchen (oder Nanodrähte). Waren vor ein paar Jahren ein absolutes Hype-Thema in der Wissenschaft und wurden darin inzwischzen weitestgehend von Graphene (eine einzelne Atomlage Kohlenstoff mit sehr interessanten Eigenschaften) abgelöst. Das Hauptproblem an den Nanoröhrchen ist es, sie kontrolliert wachsen zu lassen oder wenigstens kontrolliert anzuordnen. Das Graphen muss man "nur" ganzflächig aufbringen.. was an sich schwer genug ist, inzwischen aber schon teilweise gelingt. Das Hauptproblem hier ist jetzt, dass man idealerweise über und unter der Schicht ein paar Atomlagen Vakuum deponieren müsste (wofür gibt's dennvakuumdepositionskammern?
da jegliche Adsorbate die Eigenschaften des Graphene verändern.Die im Labor beliebteste Methode, Graphene herzustellen ist übrigens immernoch, es per Tesa von einem Graphitblock abzuziehen. Deshalb heißt es in deutschen Fachkreisen auch Tesaphene. MrS
__________________
ExtraTerrestrial Apes - Scanning for our furry friends since Jan 2002 |
|
|
|
|
|
#12 (permalink) | |
|
Senior Member
Lieblingsprojekt: SIMAP, Docking, ABC, QCN u.a.
Ort: in der Wetterau
Beiträge: 469
Für Beiträge bedankt: 30 18 Danke für 4 Themen ![]() |
Zitat:
|
|
|
|
|
|
|
#13 (permalink) | |
|
SPEG-Mitglied
Lieblingsprojekt: was grad ansteht
Ort: Regensburg
Beiträge: 419
Für Beiträge bedankt: 102 4 Danke für 3 Themen ![]() |
Zitat:
![]() Sie versuchen das "richtig" wachsen zu lassen. Angeblich gab es schon kleine Stellen, wo es so funktionierte, aber anscheinend noch nichts bahnbrechendes, sonst hätte sich unser Käseblatt wahrscheinlich vor Lob nur so überschlagen... |
|
|
|
|
![]() |
| Themen-Optionen | |
|
|
Ähnliche Themen
|
||||
| Thema | Autor | Forum | Antworten | Letzter Beitrag |
| Frage zu Collatz | wadnatze | Collatz Conjecture | 143 | 25.04.2011 18:00 |
| Frage GPU vs CPU | fox | Hardware - Probleme, Tuning, Benchmark usw. | 11 | 04.08.2009 22:23 |
| Frage zu SPEG und BAM | xsteadfastx | SPEG | 15 | 11.06.2009 07:34 |
| Frage zu Credit | aulbri3833 | Das Hauptforum | 5 | 02.11.2008 15:06 |
| Frage zu BAM! | Joey | Software - Installation, Probleme usw. | 15 | 05.09.2007 22:15 |
Alle Zeitangaben in WEZ +1. Es ist jetzt 04:44 Uhr.















Erinnere mich auch noch an diverse ulkige Konstruktionen im Slot-Package, schon länger her... zwei Coppermine PIII 1GHz für Slot 1 hab' ich hier noch.




